| |
|
| Artikel-Nr.: CIDE6-88943526 Herst.-Nr.: EP4CGX110DF27I7N EAN/GTIN: k.A. |
| |
|
| | |
| Festspeichercontroller Festspeichercontroller werden verwendet, um leistungsstarke externe Speichersysteme zu ermöglichen, die an das Intel FPGA angeschlossen sind. Ein Festspeichercontroller spart im Vergleich zu einem entsprechenden Soft-Memory-Controller Strom und FPGA-Ressourcen und unterstützt einen Betrieb mit höherer Frequenz.
Transceiver Protocol Hard IP Hartes geistiges Eigentum, das im Intel FPGA Gerät zur Unterstützung der seriellen Hochgeschwindigkeitstransceiver verfügbar ist. Die Transceiver Protokoll Hard IP spart im Vergleich zur entsprechenden Soft-IP Strom und FPGA-Ressourcen und vereinfacht die Implementierung des seriellen Protokolls. Weitere Informationen: Technische Details | Nachhaltigkeitszertifikate | RoHS | Merkmale | Typ | Feldprogrammierbares Gate-Array (FPGA) | | Lithographie | 60 nm | | Logikelemente (LE) | 109000 | | Fabric und E/A-Phasenregelschleifen (PLLs) | 8 | | Integrierte Speicherkapazität | 5.49 MB | | Blöcke zur digitalen Signalverarbeitung (DSP) | 280 | | Maximale Benutzer-E/A-Anzahl | 475 | | Unterstützung von E/A-Standards | 3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, Differential SSTL, Differential HSTL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS, PPDS | | Maximale LVDS-Paare | 118 | | Maximale Non-Return-to-Zero (NRZ)-Transceiver | 8 | | Maximale Non-Return-to-Zero (NRZ)-Datenrate | 3.124 Gbit/s | | Transceiver-Protokoll Hard IP | PCIe Gen1 | Logistikdaten | Warentarifnummer (HS) | 8542390001 | Sonstige Funktionen | Exportkontroll-Klassifizierungsnummer (ECCN) | 3A991 | | Paket-Optionen | F484, F672, F896 | | Startdatum | 2009 | | Status | Launched |
|
| | |
| | | |
| |