Altera CPLD MAX V 980 Makrozellen 271 I/O Flash ISP, 10ns FBGA 324-Pin

Familie = MAX V
Anzahl der Makro-Zellen = 980
Anzahl der User I/Os = 271
Speicher-Typ = Flash
Anzahl der Logik-Elemente = 1270
In System Programmierbarkeit = In System
Montage-Typ = SMD
Gehäusegröße = FBGA
Betriebstemperatur min. = 0 °C
Signalverzögerungszeit = 10ns
Individuelle Output-Enable Steuerung = Ja
Abmessungen = 19 x 19 x 1.25mm
Höhe = 1.25mm
Länge = 19mm
Reprogrammierbarkeit-Support = Ja

MAX V Gerät CPLD, Altera. Geringe Leistungsaufnahme und nicht flüchtige CPLD-Architektur Verzögerungsfrei einschaltende (0,5 ms oder weniger) Konfigurationszeit Stromverbrauch im Standby ab 25 μA und schneller Abschaltungs-/Rückstellungsbetrieb Schnelle Laufzeit und Clock-to-Output-Zeiten Interner Oszillator